Jeder Hochgeschwindigkeits-Transceiver umfasst zwei Kanäle, einen Sender und einen Empfänger. Sender und Empfänger bestehen aus einer physikalischen Kodierungsunterschicht (PCS, p-field si-cal programming sublayer) und einer zusätzlichen Unterschicht für das physikalische Medium (PMA, physi-cal). (Medien zusätzlicher Sublayer) besteht aus zwei Teilen.
PCS umfasst eine Kernlogik-Implementierung digitaler Funktionen in Transceivern, die mit unterstützten Protokollen kompatibel sind. Zu den Übertragungskanälen gehören Phasenkompensations-FIFO, Byte-Serialisierer, 8B/10B-Encoder und andere Module. Zu den Empfangskanälen gehören Word-Aligner, Rate-Matching-FIFO, 8B/10B-Decoder, Byte-Deserialisierer, Byte-Sequenzer, Phasenkompensations-FIFO und andere Module.
Der PMA umfasst analoge Schaltkreise für I/O-Puffer, CDR, Serializer/Deserializer (SER/DES) sowie programmierbare Pre-Emphasis und Entzerrung zur Optimierung der Leistung des seriellen Datenpfads.
Wenn der Geräte-Transceiver-Kanal funktioniert, werden die parallel ausgegebenen Daten in der FPGA-Architektur über die Sender-PCS und PMA übertragen und schließlich in serielle Daten umgewandelt und gesendet. Die empfangenen seriellen Eingabedaten werden in einem seriellen Datenformat durch die Verarbeitung des Empfänger-PMA und -PCS an den FP übertragen, um den nächsten Verarbeitungsschritt auszuführen.